PCB部分(fēn)加成法　可(kě)让布線(xiàn)宽度减半

2016-12-13 02:08

随着印刷電(diàn)路板(PCB)出现新(xīn)的部分(fēn)加成法(semi-additive)技术，可(kě)让其布線(xiàn)(trace)宽度减為(wèi)一半达到1.25mils水准，因此，可(kě)让電(diàn)路装配密度达到最大。据EETimes网站报导，目前积體(tǐ)電(diàn)路不断进步已从过去在半导體(tǐ)IC微影制程(Lithography)上，开始转移到PCB制程上。

   目前业界最常用(yòng)的减成法(subtractive)PCB制程，其布線(xiàn)宽度容忍公差最小(xiǎo)可(kě)达到0.5mil以内。分(fēn)析师指出，布線(xiàn)宽度超过3mils以上且讯号边缘率(signal edge rate)相对较低者，虽然0.5mil的变化值不明显，但对较薄的布線(xiàn)在阻抗控制上则有(yǒu)明显影响。

   首先，PCB制程基本上会先在一或两边覆盖上含铜的基材材料，也就是所谓基材(core)。每家厂商(shāng)生产用(yòng)在基板上的铜基板材料与厚度皆不同，因此，绝缘与机械特质也不尽相同。

   接着将铜箔与基板材料压合形成基板后，开始在基板上覆盖抗腐蚀剂再进行曝光，接着再将未曝光的抗腐蚀剂与铜在酸槽蚀刻形成布線(xiàn)。该作法目的是要让布線(xiàn)能(néng)形成一道長(cháng)方形断面，但在酸槽过程中，不仅会侵蚀掉垂直面的铜，其实也会溶解掉部分(fēn)水平面的布線(xiàn)墙面。

   在严格控制下的减成法，可(kě)让布線(xiàn)形成几乎呈25~45度的梯形断面，但若未妥善控制，便会造成布線(xiàn)上半部遭过度蚀刻，导致出现上窄下厚的结果。若将经过蚀刻后的布線(xiàn)高度与上半部布線(xiàn)被侵蚀的深度相比，会得到所谓蚀刻因数(etch factor)，该数值若越大，代表布線(xiàn)断面越像長(cháng)方形。

   一旦布線(xiàn)能(néng)呈長(cháng)方形，代表其阻抗(Impedance)越能(néng)预测，而且可(kě)达到几乎垂直角度重复布置，代表電(diàn)路装配密度可(kě)达最高，从讯号完整性角度来看，PCB制造良率也可(kě)提高。

   同样可(kě)达到这种结果的方法，便是部分(fēn)加成法(semi-additive)。该方法的基板是采用(yòng)厚度更薄為(wèi)2或3微米(μm)铜箔压合，之后进行导通孔钻洞并覆盖无電(diàn)解铜。

   接着在特定范围添加抗腐蚀剂以便曝光形成需要的布線(xiàn)。经过曝光的區(qū)域堆叠后，让留下来的铜进行蚀刻，因此，这种方法基本上与减成法相反。相较减成法采用(yòng)化學(xué)原理(lǐ)，部分(fēn)加成法布線(xiàn)基本上是利用(yòng)光微影技术(Photolithography)，因此，后者形成的布線(xiàn)宽度较符合当初设计。

   在极严格公差下，其布線(xiàn)宽度可(kě)维持1.25mils水准并具备一定水准的阻抗控制。经实测发现，整块PCB板测得的阻抗变化，不会超过0.5ohm，是采减成法的5分(fēn)之1。

   分(fēn)析指出，具备精准阻抗控制对于达到高速数位系统及微波应用(yòng)要求不可(kě)或缺，这也是透过部分(fēn)加成法可(kě)以达到的。而且其可(kě)达到几呈垂直的布線(xiàn)设计特点，更可(kě)让電(diàn)路装配密度达到最大。